Samsung erwägt Outsourcing des Google TPU Chip-Design-Backends

Samsung Electronics zieht die Auslagerung eines Teils oder der gesamten Backend-Designarbeiten für den Eingabe-/Ausgabe-(I/O)-Die von Googles neuem 2-Nanometer Tensor Processing Unit (TPU) in Betracht. Branchenquellen zufolge ist dies auf eine steigende Nachfrage nach Samsungs Gießerei-Dienstleistungen und die daraus resultierende Anspannung der internen Ingenieurskapazitäten zurückzuführen.

Der neue TPU, Codename "Icefish", dient zur Beschleunigung von KI-Modellen wie Gemini und wird für den I/O-Die Samsungs 2-Nanometer-Prozess nutzen. Der Hauptrechenprozessor wird von TSMC im 1,4-Nanometer-Verfahren gefertigt. Der I/O-Die ist entscheidend für die Datenübertragung zwischen dem Rechenprozessor und dem High Bandwidth Memory (HBM).

Zu den Backend-Designaufgaben gehören die physische Implementierung wie Logic-Layout, Routing und Design-Verifikation. Samsung hat Berichten zufolge seine Design Solution Partner (DSP) kontaktiert, um deren Bereitschaft zur Übernahme dieser Arbeiten für Googles "Icefish" TPU zu prüfen. Diese Partner sind darauf spezialisiert, Chip-Designs für die Fertigung auf Samsungs Gießerei zu optimieren.

Während Samsung solche Backend-Designprozesse früher intern durchführte, wie beispielsweise bei Teslas autonomen Fahrchips, hat der jüngste Anstieg der Wafer-Fertigungsaufträge für seinen fortschrittlichen 2-Nanometer-Prozess die Ingenieursressourcen belastet. Die knappe Kapazität bei TSMC für fortschrittliche Knoten hat Berichten zufolge ebenfalls einige Aufträge zu Samsung verlagert.

Branchenanalysten zufolge sind ADTechnology und Gaonchips die wahrscheinlichsten Kandidaten für diese Outsourcing-Möglichkeit, da beide bereits an Projekten mit Samsung im 2-Nanometer-Bereich beteiligt sind. Beide Unternehmen haben jedoch bereits erhebliche bestehende Arbeitslasten und könnten zögern, neue Projekte mit geringeren Gewinnmargen im Vergleich zur vollständigen ASIC-Entwicklung zu übernehmen.