Aisin développe une puce IA de 16 nm avec STT-MRAM intégrée
Aisin et l'Université du Tohoku ont conçu un processeur IA gravé en 16 nm utilisant la mémoire STT-MRAM pour optimiser l'efficacité énergétique dans les tâches de détection d'objets.
L'équipementier automobile Aisin a annoncé la mise au point d'un nouveau système sur puce (SoC) dédié à l'intelligence artificielle, gravé en 16 nm et intégrant une mémoire STT-MRAM (Spin-Transfer Torque Magnetic RAM). Ce développement a été réalisé en partenariat avec l'Université du Tohoku au Japon.
La puce repose sur une architecture de calcul en mémoire proche (NMC), intégrant 32 Mo de mémoire MRAM. Cette configuration permet de charger les poids des modèles IA et les données système directement sur la puce, supprimant ainsi le recours aux mémoires externes DRAM ou SSD lors du démarrage. Les tests font état d'un temps de démarrage de 65,7 ms.
En matière de performances, la puce a été testée avec l'algorithme Tiny YOLOv3 pour la détection d'objets, affichant une consommation de 50,7 mJ par image. Selon l'entreprise, cela représente une amélioration de l'efficacité énergétique de 50 fois par rapport aux solutions conventionnelles.
Cette innovation souligne l'intérêt croissant pour l'intégration de mémoires non volatiles au sein des processeurs IA afin de réduire les contraintes énergétiques liées au transfert de données dans les systèmes embarqués.