Huawei présente une nouvelle technologie de puce avec empilement vertical
Huawei a lancé sa nouvelle puce Kirin 9050 Pro, utilisant la technologie "Logic Folding" en empilant verticalement deux matrices. Cela augmente la densité de transistors et réduit la consommation d'énergie.
Le géant technologique chinois Huawei a dévoilé sa nouvelle puce Kirin 9050 Pro, qui emploie la technologie "Logic Folding" en empilant verticalement deux matrices. La société d'analyse de semi-conducteurs Kurnal Insights a publié des images révélant la structure interne de la puce : deux matrices identiques sont empilées verticalement.
La nouvelle puce utilise un empilement vertical plutôt que des architectures planes traditionnelles. Une matrice gère la logique de calcul principale, tandis que l'autre est dédiée à la mémoire SRAM et au cache. Cette technique "Logic Folding" réduit les délais de propagation du signal, permettant une augmentation de 55 % de la densité de transistors dans un espace réduit par rapport à la génération précédente, malgré une surface de puce globale diminuée.
La puce intègre le processus N+3 de SMIC pour la matrice logique et un processus N+2 pour la matrice SRAM. Bien que la taille réduite des matrices individuelles améliore le rendement, le rendement global de l'ensemble pourrait encore être limité en raison d'une distribution restreinte. Les rapports suggèrent que le Kirin 9050 Pro réduit l'écart technologique de Huawei avec les puces mobiles d'Apple à environ trois ans.
Les modèles Mate 90 Pro Max et Mate 90 RS de Huawei sont équipés de la puce Kirin 9050 Pro. L'entreprise a annoncé des améliorations significatives des performances système par rapport aux modèles précédents. La nouvelle puce comprend un CPU 灵犀 (Lingxi), un GPU 马良 (Maliang) et un NPU basé sur l'architecture Davinci, qui prend en charge les grands modèles linguistiques.